凌力爾特公司推出低功率、16 位、無(wú)漏碼、80Msps (ADC) LTC2259-16

    日前，凌力爾特公司 (Linear Technology Corporation) 宣布推出低功率、16 位、無(wú)漏碼、80Msps 模數(shù)轉(zhuǎn)換器 (ADC) LTC2259-16，其功耗僅為 89mW，尚不及同類(lèi)競(jìng)爭(zhēng) 16 位解決方案的一半。LTC2259-16 為現(xiàn)有的 14 位低功率 LTC2259-14 ADC 系列提供了一種引腳兼容的升級(jí)，是具雙倍數(shù)據(jù)速率(DDR) CMOS/LVDS 輸出的單通道 16 位 ADC 中功耗最低的一款。除了功率顯著降低之外，LTC2259-16 還擁有兩個(gè)旨在抑制數(shù)字反饋的有用特點(diǎn)，包括交替位極性 (ABP) 模式和一個(gè)數(shù)字輸出隨機(jī)函數(shù)發(fā)生器。這些特點(diǎn)與低功率相組合，簡(jiǎn)化了眾多應(yīng)用中采用高速 ADC 所進(jìn)行的設(shè)計(jì)工作，包括 HD 廣播攝像機(jī)、IMO 雷達(dá)、以太網(wǎng)測(cè)試儀、便攜式測(cè)試和儀表、軟件定義無(wú)線電及蜂窩基站。

    當(dāng)來(lái)自 ADC 輸出的能量回饋耦合至模擬電路部分時(shí)，數(shù)字反饋將出現(xiàn)，從而引起干擾。這種干擾在噪聲層中表現(xiàn)為異常的整形，而在 ADC 輸出頻譜中則表現(xiàn)為寄生噪聲。最壞的情況出現(xiàn)在中間標(biāo)度 (這里，所有的輸出正在從“1”變至“0”或從“0”變至“1”)，將產(chǎn)生回饋耦合至輸入端的大接地電流。

    為了消除這種影響，LTC2259-16 的專(zhuān)有交替位極性模式在輸出緩沖器之前將所有的奇數(shù)位反轉(zhuǎn)，以使“1”和“0”變換的數(shù)目相等。這種方法有效地消除了會(huì)對(duì)數(shù)字反饋產(chǎn)生影響的大接地平面電流。除了交替位極性模式之外，該器件還提供了一個(gè)可任選的數(shù)據(jù)輸出隨機(jī)函數(shù)發(fā)生器，用于抑制來(lái)自數(shù)字輸出的干擾。該隨機(jī)函數(shù)發(fā)生器負(fù)責(zé)對(duì)數(shù)字輸出進(jìn)行去相關(guān)處理，以降低回饋耦合至 ADC 輸入中的重復(fù)碼型在輸出頻譜中引發(fā)無(wú)用音調(diào)的可能性。上述兩種數(shù)字反饋抑制方法均使無(wú)寄生動(dòng)態(tài)范圍 (SFDR) 性能改善 10dB 至 15dB。

    LTC2259-16 采用一個(gè) 1.8V 的低電壓模擬工作電源，在基帶上提供了 73.1dB 的信噪比 (SNR) 性能和 88dB 的 SFDR。0.17psRMS 的超低抖動(dòng)實(shí)現(xiàn)了 IF 頻率的欠采樣以及卓越的噪聲性能。LTC6406 是推薦用于保持 LTC2259-16 之 AC 性能的軌至軌 ADC 驅(qū)動(dòng)器。

    LTC2259-16 的數(shù)字輸出可被設(shè)定為全速率 CMOS、DDR CMOS 或 DDR LVDS。雙倍數(shù)據(jù)速率數(shù)字輸出允許在時(shí)鐘的上升沿和下降沿上傳輸數(shù)據(jù)，從而將所需的數(shù)據(jù)線數(shù)目減少了一半。一個(gè)單獨(dú)的輸出電源提供了 1.2V 至 1.8V 的 CMOS 輸出擺幅。

    LTC2259-16 采用 6mm x 6mm QFN 封裝，內(nèi)置一個(gè)時(shí)鐘占空比穩(wěn)定器電路，以便于實(shí)現(xiàn)非 50% 的時(shí)鐘占空比、可編程數(shù)字輸出定時(shí)、可編程 LVDS 輸出電流和任選的 LVDS 輸出終端。這些特點(diǎn)組合起來(lái)，以使 ADC 與數(shù)字接收器之間的數(shù)據(jù)傳輸變得更加靈活。

    LTC2259-16 屬于一個(gè)引腳兼容的 14 位和 12 位 ADC 系列，采樣率范圍為 25Msps至 150Msps，功耗為 35mW 至 149mW。LTC2259-16 已全面投產(chǎn)，以 1,000 片為單位批量購(gòu)買(mǎi)，每片價(jià)格為 35.00 美元。

    照片說(shuō)明： LTC2259-16 的交替位極性模式

    性能概要：LTC2259-16

    l 16 位無(wú)漏失碼 ADC

    l 73.1dB SNR

    l 88dB SFDR

    l 低功率：89mW

    l 單 1.8V 電源

    l CMOS、DDR CMOS 或 DDR LVDS 輸出 

    l 可選的輸入范圍：1VP-P 至 2VP-P 

    l 800MHz 滿(mǎn)功率帶寬 S/H (采樣及保持) 

    l 任選的數(shù)據(jù)輸出隨機(jī)函數(shù)發(fā)生器 

    l 任選的時(shí)鐘占空比穩(wěn)定器 

    l 停機(jī)和打盹模式 

    l 用于配置的串行 SPI 端口

    l 引腳兼容的 14 位和 12 位版本

    l 40 引腳 (6mm x 6mm) QFN 封裝■