近日，中國科學(xué)院半導(dǎo)體研究所科研人員在新型高速直接數(shù)字頻率合成(DDS)芯片研制中取得突破性進(jìn)展，采用0.35微米常規(guī)互補(bǔ)金屬氧化物半導(dǎo)體電路(CMOS)工藝，研制出合成時鐘頻率達(dá)2千兆赫茲的新一代不需要只讀存儲器的低功耗直接數(shù)字頻率合成(ROM-LESS DDS)高速芯片。目前，這種CMOS DDS結(jié)構(gòu)方式的芯片速度指標(biāo)處于國際同類芯片領(lǐng)先地位，此前國際上報道的類似芯片的合成時鐘頻率僅為1.2千兆赫茲。
據(jù)此項成果所撰寫的學(xué)術(shù)論文被國際電氣電子工程師學(xué)會(IEEE)電路與系統(tǒng)的頂級學(xué)術(shù)會議IEEE ISCAS2005錄用，并被邀請在分會作報告。同時，半導(dǎo)體所科研人員還提出并流片驗證了一種新型融入Σ/Δ技術(shù)的DDS芯片，據(jù)該項工作撰寫的學(xué)術(shù)論文成為中國大陸首篇被“國際電氣電子工程師學(xué)會超大規(guī)模集成電路(VLSI)2005年會”錄用的論文。
據(jù)了解，中科院半導(dǎo)體研究所半導(dǎo)體神經(jīng)網(wǎng)絡(luò)及模糊邏輯高速電路實驗室的科研人員，基于長期積累的電路超高速工作芯片設(shè)計及高速數(shù)字模擬轉(zhuǎn)換器芯片設(shè)計兩項技術(shù)，并結(jié)合專為DDS開發(fā)的算法，在目前性價比較高的0.35微米CMOS工藝平臺上，采用電流型邏輯電路結(jié)構(gòu)及流水線的系統(tǒng)結(jié)構(gòu)方式實現(xiàn)了2千兆赫茲的時鐘合成，試驗流片后的芯片測試證實了設(shè)計的正確性。值得一提的是，這種方式的實現(xiàn)，意味著該實驗室目前已具備了在0.35微米CMOS工藝上設(shè)計2千兆赫茲的高速數(shù)字模擬轉(zhuǎn)換器的能力，也意味著若采用尺寸更小的更為先進(jìn)的制作工藝來設(shè)計制作DDS芯片，合成頻率將會更高。
據(jù)介紹，常規(guī)DDS方法的優(yōu)點是合成頻率精確、合成速度快，缺點是由于合成中采用不同的脈幅信號拼接而成，因此合成信號存在截斷噪聲，影響信號的分辨率。
該所科研人員利用實驗室研發(fā)的數(shù)字模擬轉(zhuǎn)換器集成電路(DAC IP)硬核，提出結(jié)合Σ/Δ技術(shù)，將截斷噪聲進(jìn)行頻譜搬移，研發(fā)新型高分辨率直接頻率合成芯片。這項工作完整地證明了新型DDS芯片的準(zhǔn)確性。這是世界上首次完整地開展此方案的研究工作。新方案的實現(xiàn)，意味著DDS在實現(xiàn)相同精度下，采用Σ/Δ技術(shù)后，可以降低數(shù)字模擬轉(zhuǎn)換器的分辨率要求。而數(shù)字模擬轉(zhuǎn)換器在DDS芯片中所占面積最大，這意味著在相同參數(shù)指標(biāo)下，新技術(shù)方案在系統(tǒng)集成中可以使芯片面積大大縮小，因此具有重要的實用價值。
據(jù)此項成果所撰寫的學(xué)術(shù)論文被國際電氣電子工程師學(xué)會(IEEE)電路與系統(tǒng)的頂級學(xué)術(shù)會議IEEE ISCAS2005錄用，并被邀請在分會作報告。同時，半導(dǎo)體所科研人員還提出并流片驗證了一種新型融入Σ/Δ技術(shù)的DDS芯片，據(jù)該項工作撰寫的學(xué)術(shù)論文成為中國大陸首篇被“國際電氣電子工程師學(xué)會超大規(guī)模集成電路(VLSI)2005年會”錄用的論文。
據(jù)了解，中科院半導(dǎo)體研究所半導(dǎo)體神經(jīng)網(wǎng)絡(luò)及模糊邏輯高速電路實驗室的科研人員，基于長期積累的電路超高速工作芯片設(shè)計及高速數(shù)字模擬轉(zhuǎn)換器芯片設(shè)計兩項技術(shù)，并結(jié)合專為DDS開發(fā)的算法，在目前性價比較高的0.35微米CMOS工藝平臺上，采用電流型邏輯電路結(jié)構(gòu)及流水線的系統(tǒng)結(jié)構(gòu)方式實現(xiàn)了2千兆赫茲的時鐘合成，試驗流片后的芯片測試證實了設(shè)計的正確性。值得一提的是，這種方式的實現(xiàn)，意味著該實驗室目前已具備了在0.35微米CMOS工藝上設(shè)計2千兆赫茲的高速數(shù)字模擬轉(zhuǎn)換器的能力，也意味著若采用尺寸更小的更為先進(jìn)的制作工藝來設(shè)計制作DDS芯片，合成頻率將會更高。
據(jù)介紹，常規(guī)DDS方法的優(yōu)點是合成頻率精確、合成速度快，缺點是由于合成中采用不同的脈幅信號拼接而成，因此合成信號存在截斷噪聲，影響信號的分辨率。
該所科研人員利用實驗室研發(fā)的數(shù)字模擬轉(zhuǎn)換器集成電路(DAC IP)硬核，提出結(jié)合Σ/Δ技術(shù)，將截斷噪聲進(jìn)行頻譜搬移，研發(fā)新型高分辨率直接頻率合成芯片。這項工作完整地證明了新型DDS芯片的準(zhǔn)確性。這是世界上首次完整地開展此方案的研究工作。新方案的實現(xiàn)，意味著DDS在實現(xiàn)相同精度下，采用Σ/Δ技術(shù)后，可以降低數(shù)字模擬轉(zhuǎn)換器的分辨率要求。而數(shù)字模擬轉(zhuǎn)換器在DDS芯片中所占面積最大，這意味著在相同參數(shù)指標(biāo)下，新技術(shù)方案在系統(tǒng)集成中可以使芯片面積大大縮小，因此具有重要的實用價值。
免責(zé)聲明：本文僅代表作者個人觀點，與電源在線網(wǎng)無關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關(guān)內(nèi)容。
本文鏈接：我國數(shù)字頻率合成芯片獲突破進(jìn)展
http:leisuda.cn/news/2005-8/20058595914.html
http:leisuda.cn/news/2005-8/20058595914.html
0755-82905460
郵箱 
：
