東芝日前開發(fā)成功了通過動態(tài)控制SoC（系統(tǒng)級芯片）的工作電壓與工作頻率，降低耗電量的耗電控制技術(shù)（發(fā)布資料（日文））。目的是降低SoC工作時的耗電量，該公司稱之為“部分fV控制技術(shù)”。據(jù)介紹，目前已經(jīng)采用90nm工藝CMOS技術(shù)，試制出采用該技術(shù)的LSI，并且已經(jīng)完成了基本功能測試。今后，將逐漸應(yīng)用于自行開發(fā)的SoC，以及客戶訂購的ASIC中。預(yù)計采用該技術(shù)的產(chǎn)品將于2005年內(nèi)亮相。
用來控制SoC工作電壓與工作頻率的耗電控制技術(shù)，索尼與美國全美達等多家公司已經(jīng)投入實際應(yīng)用。不過，這些現(xiàn)有技術(shù)對工作電壓與工作頻率實施控制的單位是整個LSI。而東芝此次開發(fā)的技術(shù)，其特點是能夠以集成于LSI中的特定電路塊為單位，單個設(shè)置工作電路與工作頻率。因此，假如在某個電路塊中采用了這次的耗電控制技術(shù)，那么通過將其作為IP內(nèi)核進行移植，就能很容易地重新應(yīng)用于其他LSI。東芝準備利用這一特點，縮短SoC的設(shè)計周期。
東芝采用“部分fV控制技術(shù)”試制的芯片是集成處理器內(nèi)核“MeP（媒體嵌入處理器）”的便攜終端用SoC。據(jù)悉，對某個電路塊應(yīng)用此技術(shù)后，業(yè)已證實將該電路塊的耗電量降低了40%。
作為面向SoC的耗電控制技術(shù)，東芝過去就已經(jīng)實際使用了“Selective-MT技術(shù)”。此技術(shù)的目的是降低SoC待機時的耗電量。該公司今后準備結(jié)合采用“部分fV控制技術(shù)”與“Selective-MT技術(shù)”，構(gòu)筑產(chǎn)品設(shè)計環(huán)境——“東芝低耗電平臺”。東芝將在“2005年電子設(shè)計與解決方案展（EDSFair 2005，1月27日在日本橫濱Pacifico會展中心開幕）”上展出該平臺。
用來控制SoC工作電壓與工作頻率的耗電控制技術(shù)，索尼與美國全美達等多家公司已經(jīng)投入實際應(yīng)用。不過，這些現(xiàn)有技術(shù)對工作電壓與工作頻率實施控制的單位是整個LSI。而東芝此次開發(fā)的技術(shù)，其特點是能夠以集成于LSI中的特定電路塊為單位，單個設(shè)置工作電路與工作頻率。因此，假如在某個電路塊中采用了這次的耗電控制技術(shù)，那么通過將其作為IP內(nèi)核進行移植，就能很容易地重新應(yīng)用于其他LSI。東芝準備利用這一特點，縮短SoC的設(shè)計周期。
東芝采用“部分fV控制技術(shù)”試制的芯片是集成處理器內(nèi)核“MeP（媒體嵌入處理器）”的便攜終端用SoC。據(jù)悉，對某個電路塊應(yīng)用此技術(shù)后，業(yè)已證實將該電路塊的耗電量降低了40%。
作為面向SoC的耗電控制技術(shù)，東芝過去就已經(jīng)實際使用了“Selective-MT技術(shù)”。此技術(shù)的目的是降低SoC待機時的耗電量。該公司今后準備結(jié)合采用“部分fV控制技術(shù)”與“Selective-MT技術(shù)”，構(gòu)筑產(chǎn)品設(shè)計環(huán)境——“東芝低耗電平臺”。東芝將在“2005年電子設(shè)計與解決方案展（EDSFair 2005，1月27日在日本橫濱Pacifico會展中心開幕）”上展出該平臺。
免責(zé)聲明：本文僅代表作者個人觀點，與電源在線網(wǎng)無關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關(guān)內(nèi)容。
本文鏈接：東芝SoC低耗電技術(shù) 以電路塊為單位動
http:leisuda.cn/news/2005-1/200513110134.html
http:leisuda.cn/news/2005-1/200513110134.html
0755-82905460
郵箱 
：
