您的位置：電源在線首頁(yè)>>技術(shù)文摘>>電能質(zhì)量管理>>抑制單級(jí)PFC中儲(chǔ)能電容電壓的拓?fù)溲芯空?/div>
抑制單級(jí)PFC中儲(chǔ)能電容電壓的拓?fù)溲芯?/h1>
抑制單級(jí)PFC中儲(chǔ)能電容電壓的拓?fù)溲芯?/h1>
作者：梁奇峰 黃少先 上傳時(shí)間：2004/12/23 11:58:16
摘要：抑制儲(chǔ)能電容電壓是單級(jí)功率因數(shù)校正要解決的主要問題，儲(chǔ)能電容電壓隨輸入電壓和負(fù)載的變化而變化，在輸入高壓或輕載時(shí)，電容電壓可能達(dá)到上千伏，而且變換器的效率低。介紹了幾種改進(jìn)的拓?fù)浣Y(jié)構(gòu)來降低電容電壓，分別討論了其優(yōu)缺點(diǎn)。通過對(duì)現(xiàn)有拓?fù)涞姆治觯贸隽艘环N新型拓?fù)浣Y(jié)構(gòu)。
敘詞：功率因數(shù)校正 單級(jí) 拓?fù)?
Abstract：It is very important for single-stage power factor correction to suppress the energy-stored capacitor voltage, which varies with the input voltage and load, capacitor voltage is likely to amount to 1000 volt at the high input voltage or light load.；Converters have low efficiency. Several improved topologies are introduced to decrease the capacitor voltage, the merits and limitations of them are analyzed respectively. An novel topology is got by analyzing present topologies.
Keyword：power factor correction (PFC) single stage topology
說明：本站會(huì)員正確輸入用戶名和密碼進(jìn)行登錄系統(tǒng)后才能查看文章詳細(xì)內(nèi)容和參與評(píng)論。
－－本文摘自《電源世界》，已被閱讀3298次
免責(zé)聲明：本文僅代表作者個(gè)人觀點(diǎn)，與電源在線網(wǎng)無關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí)，對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾，請(qǐng)讀者僅作參考，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。
：0755-82905460 郵箱 
：關(guān)于本文的網(wǎng)友評(píng)論：
本文暫時(shí)還沒有網(wǎng)友發(fā)表評(píng)論信息！
文章檢索